per colpa di un bit

Porca miseria....
dopo un mesetto di sviluppo su FPGA, scrivi in VHDL, simula, crea testbench, simulazioni in C, ecc. oggi pomeriggio ero sicuro di essere arrivato alla conclusione e di aver completato di sviluppare e testare il core LDPC....

Lancio la simulazione, si mangia i suoi 43200 bit e ne genera altri 21600, derivati dallo di altri 13*21600 bit. Sui 13*21600 bit ce n'è solo uno sbagliato... ehm, stavolta non è nemmeno mia la colpa... Non ha senso. Provo a cambiare la frame di test.... Incredibile, sbaglia il bit nella stessa medesima fottuta posizione....
Sarà un problema di libreria... Ma cheppalle!

Ma è possibile? Adesso mi tocca sintetizzare e fare un prova con il modello sintetizzato... ovviamente, con tempi biblici...
Certo che per la progettazione HW, gli strumenti sono ancora abbastanza indietro, soprattutto se non si vuole spendere per comprare i tool giusti ;-)

Pizza